ProjektHardVERITESS – Erforschung neuartiger FPGA-Basisarchitekturen und deren Erprobung am Beispiel eines Datenloggers

Grunddaten

Akronym:
HardVERITESS
Titel:
Erforschung neuartiger FPGA-Basisarchitekturen und deren Erprobung am Beispiel eines Datenloggers
Laufzeit:
01.01.2013 bis 28.02.2015
Schlüsselwörter:
Datenlogger
Echtzeittest
Überprüfung
verification

Beteiligte Mitarbeiter/innen

Leiter/innen

Mathematisch-Naturwissenschaftliche Fakultät
Universität Tübingen
Wilhelm-Schickard-Institut für Informatik (WSI)
Fachbereich Informatik, Mathematisch-Naturwissenschaftliche Fakultät

Lokale Einrichtungen

Wilhelm-Schickard-Institut für Informatik (WSI)
Fachbereich Informatik
Mathematisch-Naturwissenschaftliche Fakultät

Geldgeber

Hilfe

wird permanent gelöscht. Dies kann nicht rückgängig gemacht werden.